PHY是物理接口收发器,它实现物理层。 MAC就是媒体接入控制器,它实现了一个数据链路层。最新的MAC同时支持10/100/1000Mbps速率。 通常情况下,它实现MII/GMII/RGMII接口,来同行业标准PHY器件实现接口。 对于MII接口,IEEE 802.3标准描述PHY用于向MAC提供TX和RX时钟。 在MAC到MAC应用中,这将意味着需要使用外部电路来产...
MDIO: 是PHY和STA之间的双向信号。 它用于在PHY和STA之间传输控制信息和状态。 控制信息由STA同步地针对MDC驱动并且由PHY同步地采样。 状态信息由PHY针对MDC同步驱动并由STA同步采样。 PHY 里面的部分寄存器是IEEE定义的,这样PHY把自己的目前的状态反映到寄存器里面,MAC 通过SMI 总线不断的读取PHY 的状态寄存...
上图为测试场景,由FPGA芯片通过24个Mdio接口控制24个88E1512 PHY芯片。 具体的测试步骤为:通过VIO配置MDIO管理模块PHY地址、寄存器地址,然后选择读操作读取某一PHY芯片的寄存器的值,结合PHY的工作状态,判断该寄存器是否被正确读取。由于执行读操作时是采用先写入地址,在读取数据的方式,因此只测试读操作就可以完整的测试M...
※MDIO: 是PHY和STA之间的双向信号。 它用于在PHY和STA之间传输控制信息和状态。 控制信息由STA同步地针对MDC驱动并且由PHY同步地采样。 状态信息由PHY针对MDC同步驱动并由STA同步采样。 PHY 里面的部分寄存器是IEEE定义的,这样PHY把自己的目前的状态反映到寄存器里面,MAC 通过SMI 总线不断的读取PHY 的状态寄存器以得...
Atlas 200 AI加速模块集成有一个RGMII控制器,外部需要一个RGMII PHY芯片,转换后对接RJ45接口。 信号设计要求 表3-4信号设计要求 管脚名称 主功能 功能描述 MDC MDC MDIO接口时钟输出。Atlas 200 AI加速模块内已串33Ω电阻。 MDIO MDIO MDIO接口数据输入/输出信号。用户板做外部4.7-10K电阻上拉。使用上拉电阻上拉...
TXD发送数据MAC → PHY RXD接收数据PHY → MAC SYNC同步信号- MDIO管理数据双向 MDC管理数据时钟MAC → PHY SYNC是数据收发的同步信号,每10个时钟同步置高一次电平,表示同步。TXD和RXD上的数据和控制信息,以10bit为一组。发送部分波形如下: 从波形可以看出,SYNC变高后的10个时钟周期内,TXD依次输出一组10bit的数...
MDIO 管理数据 双向 MDC 管理数据时钟 MAC → PHY SYNC是数据收发的同步信号,每10个时钟同步置高一次电平,表示同步。TXD和RXD上的数据和控制信息,以10bit为一组。发送部分波形如下: 从波形可以看出,SYNC变高后的10个时钟周期内,TXD依次输出一组10bit的数据即TX_ER,TX_EN,TXD[0:7],这些控制信息和MII接口含义...
上图为测试场景,由FPGA芯片通过24个Mdio接口控制24个88E1512 PHY芯片。 具体的测试步骤为:通过VIO配置MDIO管理模块PHY地址、寄存器地址,然后选择读操作读取某一PHY芯片的寄存器的值,结合PHY的工作状态,判断该寄存器是否被正确读取。由于执行读操作时是采用先写入地址,在读取数据的方式,因此只测试读操作就可以完整的测试...
MDIO、MDC用于MAC端向PHY读写相关的寄存器,设置相关参数。 数据通路位宽(DataWidth)为4bit为全双工下收发端各4根单端的数据线,分别为TXD[3:0]、RXD[3:0]。 收发端的数据分别跟RXC和TXC时钟进行进行同步。TXC由MAC端生产,RXC由PHY生产。 RGMII的控制信号被多路复用,相比较GMII,RGMII中的RXCTL由RXDV与RXER合并...
以太网接口包含管理、数据通信接口,管理接口也就是我们常说的MDC/MDIO,用来访问phy寄存器,配置工作模式、检测工作状态。数据接口:常见的有MII, GMII, RGMII,SGMII, QSGMII等,我们本次专注在RGMII。 2. MDC/MDIO接口 帧格式: CL22(GE), CL45(XE); Phy地址: 访问外部哪颗phy; MDC clock频率: 不超过2.5 MHz...